Le projet visa à maîtriser les niveaux de robustesse des composants, sous-systèmes et systèmes soumis aux phénomènes de surtensions et de sur-courants (« Electrical Over Stress » ou « EOS ») pour rendre les composants et systèmes plus robustes et fiables lors de leur conception, leur fabrication et leur utilisation. Le projet propose à cet effet des méthodes de test standardisées et de les faire adopter par les organismes de normalisation internationaux comme le JEDEC.
Rapport final : 7
Partenaire(s) adhérents
Partenaire(s) non adhérents
NXP SEMICONDUCTORS
RENAULT
Laboratoire IRSEEM
Laboratoire LAMIPS
VALEO
Début du projet le 01 / 04 / 2011 | Fin du projet le 01 / 04 / 2015
Domaines d'activité stratégiques
Matériaux et composants pour l'électronique
Référent du projet
Nicolas POUSSET
07 86 53 38 70
nicolas.pousset-s2e2-ext@st.com
Centre val de loire
